×Закрыть

Крах Apple M1 близок или 54-разрядное(!) ядро RISC-V Micro Magic наносит ответный удар

Micro Magic утверждает что её RISC-чип в десятки раз эффективнее Apple M1
«Мы имеем 55000 CoreMark на ватт. Чип M1 в тестах EEMBC примерно оценивается в 10000 CoreMark; разделив это на восемь ядер и всего 15 Вт, получим меньше 100 CoreMark на ватт, — прокомментировал эти результаты Энди Хуанг (Andy Huang), советник Micro Magic и создатель симулятора электросхем, FineSim. — Самый быстрый процессор Arm по шкале EEMBC — четырехъядерный Cortex-A9 с 22343 CoreMark. Разделите это на четыре ядра и 5 Вт на ядро, и получите 1112 CoreMark на ватт»

Фирма Micro Magic, специализирующаяся на услугах компьютерного проектирования (Electronic Design Automation, EDA), утверждает, что ей удалось воплотить в жизнь оригинальное видение архитектуры компьютера с сокращенным набором команд (RISC) и создать самое быстродействующее в мире 54-разрядное ядро RISC-V.

Продемонстрированное ею устройство в эталонных тестах EEMBC на плате Odroid показало результат 13000 CoreMark, достигнув максимальной частоты 5,19 ГГц при напряжении 1,1 В, благодаря чему оставило далеко позади любые реализация CISC/ RISC/MIPS, включая Apple M1 и Arm Cortex-A9. Для напряжения 0,8 В, тактовая частота составила 4,327 ГГц, а потребляемая мощность — всего 200 мВт при быстродействии 11000 CoreMark, что открывает новые перспективы для портативного оборудования, работающего от аккумуляторов.

ko.com.ua/...​fektivnee_apple_m1_135519

P.S. та же новость, но без опечаток — www.eetimes.com/...​ple-m1-and-arm-cortex-a9

👍НравитсяПонравилось0
В избранноеВ избранном0
LinkedIn
Допустимые теги: blockquote, a, pre, code, ul, ol, li, b, i, del.
Ctrl + Enter
Допустимые теги: blockquote, a, pre, code, ul, ol, li, b, i, del.
Ctrl + Enter

Apple не продает процессоры. Если выпустят лучше, они просто их поставят в свои девайсы, и собьют с вас пару сотен сверху. Расходимся.

Конечно же не поставят, по крайне мере в ближайшие 10 лет. Выпускать свои чипы под свое железо дает современной Apple много преимуществ.

У меня сложилось впечатление что RISC-V это что-то для замены маленьких армов (микроконтроллеров). По крайне мере, у нас он идет именно как замена самописного ядра, в приложениях где производительность вторична. Пока я не вижу чтоб кто-то двигал RISC-V именно как замену высокопроизводительных процессоров, уже сам факт того что Nvidia, имея внутренние продукты на RV, все-равно покупает ARM, должен о чем-то намекать.

У меня сложилось впечатление что RISC-V это что-то для замены маленьких армов (микроконтроллеров).

логично, что реализуют то, что попроще, в частности на наборе команд RV32EC

Пока я не вижу чтоб кто-то двигал RISC-V именно как замену высокопроизводительных процессоров

Esperanto все еще продвигают
www.esperanto.ai/technology
им даже WD немного денег давало
именно в деньгах наверно и основной вопрос, тем более на фоне альтернатив в лице OpenSPARC, OpenPOWER и MIPS Open

логично, что реализуют то, что попроще, в частности на наборе команд RV32EC

Я не думаю что мотивация в том что проще, скорее в том что не нужно платить за лицензию АРМу. Ну и унификация, поддерживать свою, ни с кем не совместимую архитектуру, сложно.

именно в деньгах наверно и основной вопрос, тем более на фоне альтернатив в лице OpenSPARC, OpenPOWER и MIPS Open

Там с поддержкой все неплохо riscv.org/members

> OpenSPARC, OpenPOWER и MIPS Open
Помоему оно всё не очень живое.

все неплохо riscv.org/members
не очень живое

openpowerfoundation.org/...​mbership/current-members
www.hpcwire.com/...​x-foundation-connections

OpenPOWER currently reports it has 350-plus members, 150 OpenPOWER-ready certified products and 40 OpenPOWER systems shipping or in development.
Там с поддержкой все неплохо riscv.org/members

Это всё в основном для микроконтроллеров, что не требует полноценных ОС и приложений.

Ещё в районе 2005-2010 Freescale делали мощные embedded платформы на PowerPC, мы в ОС поддерживали и PPC и MIPS до 2017 года, потом дропнули по многим причинам:
1) Перед слиянием Freescale с NXP PowerPC уже не был популярной embedded платформой, заказчики переставали делать на них системы, FreeScale снимала одни модели за другими с продаж. Перед тем как дропнуть поддержку в ОС, наши сейлз сказали что мы тратим на поддержку PPC и MIPS в 25 раз больше денег, чем они приносят прибыли, за два последние года были только два кастомера, которые использовали PPC и ни одного с MIPS.
2) MIPS никогда не был производительной платформой, всё что делалось не для игрушек дома, а для industrial grade было low-end.
3) BigEndian — до сих пор у меня вызывает икоту. Много железа несмотря на прозрачность имеют проблемы на BE платформах, особенно в тех местах, в которых регистры реализуются как триггеры и спусковые механизмы для работы, даже несмотря на то, что данные перевернуты, очередность записи не такая как в LE и триггер срабатывает раньше записанных данных. Софт — его постоянно допиливают для работы под BE, пишут новый, который опять надо дорабатывать — это бесконечный процесс, который сосёт деньги компаний. А сколько мест, которые не покрыты code coverage и сколько таких бомб может быть заложено в софте?

Это реальная боль в жопе, если они выпустят LE RISC-V/MIPS, тогда у них есть шанс, иначе — это всё будет умирать одно за другим, как тысячи раз до этого.

RISC-V от рождения исключительно little-endian

Вау! Не знал, потому что с ними никогда не работал. Теперь проблема за малым — выпустить процессор, который покроет хотя бы ряд сегментов и будет конкуретноспособным по потреблению и по производительности.

Alibaba уже запилила RISC-V процессор для своего облака.

Запилить для себя и запилить для масс-маркета — для этого необходимы немного разные усилия.

XuanTie позиционируют для Edge-вычислений
а в облаке их планируют продавать для разработчиков этих самых Edge-вычислений, как часть dev-платформы

github.com/...​C/riscv-spec-20191213.pdf

“RISC-V base ISAs have either little-endian or big-endian memory systems”
“The EEI will define whether the memory system is little-endian or big-endian. In RISC-V, endianness is byte-address invariant.”

The changes in this version of the document include:
• Defined big-endian ISA variant.

то есть оригинальный дизайн до 2019 года — little-endian only

RISC-V платформа еще сырая, даже спека на ISA не дописана, toolset в зачаточном состоянии. Вряд ли большие серьезные игроки будут автивно инвестировать в нее на данном этапе.

Большие серьезные игроки уже используют RISC-V в своих продуктах

Disruption всегда снизу начинается. С продуктов которые не волнуют больших игроков, ограниченных и специфичных рынков, которые легче защищать.

The M1 chip is roughly the equivalent of 10,000 CoreMarks in EEMBC terms

Охренительный тест!

Intel Core 2 Duo T7200		GCC3.4.4 (cygming special, gdc 0.12, using dmd 0.125)	2x1024 MB DDR2 533 MHz	2000	2	10136.80	5.07

10136.80 CoreMarks %) Процессор 2006 года. Так M1 ещё никто не опускал %)

ооо, наконец-то правильный тест нашли)) Майк, поздравляю тебя, хоть и с опозданием)
Побольше бы таких тестов, а не всяких там этих продажных гикбенчей и сайнабенчей)

Значит отменяю заказ на новую прошку, и пойду куплю на РИСКе аппарат... Или не куплю?

Авторе, а звідки б мало взятися магічне число 54? :)

мопед не мой, я просто разместил объяву
но ниже в комментах уже раскрыли тайну потерянных 10-битов, разрушив половину интриги

2*3^3, нормальная разрядность для троичного компьютера.

В 1960-е делали машины со словами в 45 и 37 бит, ничего необычного.

На БЭСМ-6 с её 48 битами было два варианта кодировки — 7-битный (6 символов в слове) и 9-битный (5 символов в слове), второй позволял английский и русский в двух регистрах, набор APL и ещё много мелких полезняшек.
А в 54 бита влезет 6 таких символов, ещё лучше.

-
Сорри, прочиталось как 54 ядра :D

Згоден, але ж не на сучасному Risc :-)

54-разрядное ядро RISC-V

щас бы тащить новости с какой то помойки где при копипасте теряют разряды
www.eetimes.com/...​ple-m1-and-arm-cortex-a9

Українська таможня відібрала.

С НДС было бы 51 бит, тут ещё какой-то кеш-бек в схеме %)

Подписаться на комментарии